삼성전자, 3차원 12단 기술 최초 개발

머리카락 20분의 1 전기이동통로 6만개 연결

삼성전자는 최첨단 반도체 패키징 기술인 ‘12단 3차원 실리콘 관통전극’(3D-TSV·3D Through Silicon Via) 기술을 업계에서 처음으로 개발했다고 7일 밝혔다.

‘12단 3D-TSV’는 기존처럼 와이어를 이용해 칩을 연결하는 대신 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1수준인 전자 이동 통로(TSV)를 6만개 만들어 오차 없이 연결하는 기술이다. 이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 디(D)램 칩 12개를 적층해 수직으로 연결하는 만큼 고도의 정밀성이 필요해 반도체 패키징 기술 중 난도가 가장 높은 것으로 꼽힌다. 기존 와이어 본딩 기술보다 칩들 사이에 신호를 주고받는 시간이 짧아져 속도와 소비전력을 크게 개선할 수 있는 것도 특징이다.

삼성전자는 기존 8단 적층 HBM2 제품과 동일한 패키지 두께(720㎛)를 유지하면서도 12개의 디램 칩을 쌓아올려 고객들은 별도의 시스템 디자인 변경 없이 보다 개선된 성능의 고용량 제품을 출시할 수 있게 됐다고 설명했다. 이 기술에 최신 16Gb 디램 칩을 적용하면 업계 최대 용량인 24GB HBM(고대역폭 메모리) 제품도 구현할 수 있게 되는데, 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.

송경화 기자 [e-mail]

◎ Weconomy 홈페이지 바로가기: http://www.hani.co.kr/arti/economy
◎ Weconomy 페이스북 바로가기: https://www.facebook.com/econohani